Points clés à retenir
- La puce nanostack d'IBM au nœud de 0,7 nm contient près de 100 milliards de transistors, soit près de 2 fois la densité de la puce IBM 2021.
- L'architecture 3D offre une efficacité énergétique jusqu'à 70 % supérieure, ciblant les charges de travail des accélérateurs d'intelligence artificielle (IA) avec une mise à l'échelle SRAM améliorée de 40 %.
- IBM Research prévoit un chemin vers la production dans cinq ans et prévoit que la conception nanostack prend en charge au moins une décennie de mise à l'échelle continue des semi-conducteurs.
Une nouvelle architecture, pas seulement une puce plus petite
L'annonce se concentre sur ce qu'IBM appelle le « nanostack », une toute nouvelle architecture de transistor tridimensionnel développée dans son centre de recherche sur les semi-conducteurs à Albany, New York. La conception empile et échelonne les transistors verticalement en deux couches liées, en utilisant un matériau diélectrique ultra-fin pour les séparer.
Cette approche diffère fondamentalement de la technologie des nanofeuilles lancée par IBM et adoptée par l’industrie dans son ensemble. Les nanofeuilles compressent les fonctionnalités en deux dimensions. Nanostack ajoute de la densité d'un tiers.
« Nous ne fabriquons pas seulement des transistors plus petits, nous réinventons la façon dont les puces sont construites pour fournir une puissance et une efficacité énergétique considérablement supérieures », a déclaré Jay Gambetta, directeur de la recherche IBM et IBM Fellow.
Ce que montrent les chiffres
Les résultats techniques publiés par IBM, présentés au VLSI 2026, rapportent ce qui suit par rapport à la puce 2 nm d'IBM de 2021 :
- Densité de transistors près de 2x
- Jusqu'à 50 % de performances en plus
- Jusqu’à 70 % d’efficacité énergétique en plus
- Amélioration de 40 % de la mise à l'échelle de la SRAM
Le gain SRAM est particulièrement important pour les charges de travail d'IA. La bande passante de la mémoire sur puce est un facteur limitant pour les accélérateurs d'IA, et une meilleure mise à l'échelle de la SRAM permet aux concepteurs de puces de rapprocher davantage de mémoire du processeur sans ajouter de surface ni de consommation d'énergie.
Pourquoi l'étiquette 0,7 nm a besoin de contexte
Processus moderne nœud les nombres ne correspondent plus à des dimensions physiques littérales. Les couches de canaux des transistors dans la conception nanostack d'IBM mesurent environ 5 nanomètres d'épaisseur, soit environ 15 atomes de silicium. La désignation 0,7 nm reflète la génération de densité et de performances, et non une mesure directe de chaque fonctionnalité de la puce.
IBM l'a reconnu directement. La position de l'entreprise est que la méthode nanostack offre les gains effectifs attendus d'une mise à l'échelle inférieure à 1 nm en allant verticalement plutôt qu'en réduisant chaque dimension plus près des limites atomiques.
Une voie à suivre pour la loi de Moore
L’industrie des semi-conducteurs est confrontée à une pression croissante, car le rétrécissement bidimensionnel traditionnel se heurte à des contraintes physiques, notamment l’effet tunnel quantique, la dissipation thermique et les coûts de fabrication. Le rythme des progrès issus des améliorations de la lithographie pure a ralenti.
L'approche d'IBM résout ce problème en ajoutant de la densité grâce à l'intégration séquentielle 3D. La société prévoit que l’architecture nanostack pourra prendre en charge au moins une décennie d’évolution continue à partir de ce point.
Dan Hutcheson de Techinsights a déclaré que le développement met « encore 10, 15 ans sur la feuille de route ».
Les principaux concurrents comme Intel, Samsung et TSMC poursuivent des stratégies de transistors tridimensionnels connexes, y compris des conceptions FET complémentaires. L'annonce d'IBM représente une démonstration fonctionnelle d'un chemin vérifié au seuil inférieur à 1 nm.
L'écosystème de recherche d'Albany
IBM mène ce travail aux côtés de partenaires tels que Lam Research, Tokyo Electron et SCREEN Semiconductor Solutions. L’installation d’Albany abritera également un outil de lithographie ultraviolette extrême à haute ouverture numérique d’ASML, un système requis pour la prochaine phase de mise à l’échelle logique.
IBM a annoncé séparément son intention de créer Anderon, une fonderie quantique autonome destinée à fabriquer des plaquettes quantiques à l'échelle commerciale.
Chronologie de la production
La puce nanostack reste un prototype de recherche, bien qu'IBM ait confirmé qu'elle a démontré le fonctionnement fonctionnel de l'onduleur CMOS avec les performances de commutation attendues. IBM envisage une voie vers l'adoption de la production dans cinq ans, soit environ 2031.
L'annonce ne signale pas une sortie imminente du produit. Cela indique que la prochaine génération de matériel de l'industrie dispose d'une base structurelle viable.