Une puce de la taille d'un ongle, capable de contenir presque 100 milliards de transistors. IBM a présenté le 25 juin 2026 ce qu'il définit comme le premier nœud technologique subnanométrique au monde : le 0,7 nmconstruit sur une nouvelle architecture appelée NanoStack. Il s'agit d'un résultat de recherche, pas encore d'un produit à vendre. Mais la question que se pose l’ensemble du secteur des semi-conducteurs n’en est qu’une : cette technologie sortira-t-elle vraiment du laboratoire ?
Points clés
- IBM a annoncé la première puce au monde inférieure à 1 nm, avec un nœud 0,7 nm et architecture NanoStack à transistors empilés 3D.
- La puce se concentre presque 100 milliards de transistors sur une surface de la taille d'un ongle.
- Par rapport à son prédécesseur 2 nm, il offre jusqu'à 50 % de performances en plus ou jusqu'à 70 % d'efficacité énergétique supérieur.
- La mémoire SRAM sur puce a montré une mise à l'échelle du 40%pertinent pour les charges de travail d’IA.
- La production commerciale pourrait intervenir plus tard cinq anssi la technologie s'avère évolutive.
IBM présente la première puce au monde de moins de 1 nanomètre
Pour comprendre la portée de l'annonce, vous avez besoin d'une petite mesure du contexte physique. Un nanomètre équivaut à un milliardième de mètre, soit environ la taille de quelques atomes. La norme industrielle actuelle se situe autour de 2 nm. IBM a dévoilé un nœud de 0,7 nm – techniquement inférieur au seuil de 1 nm – qui pourrait marquer la limite inférieure de ce que la physique permet avec les matériaux silicium traditionnels.
Jay Gambettadirecteur d'IBM Research et IBM Fellow, l'a qualifié de « moment historique pour l'avenir des puces ». Avec NanoStack, a-t-il expliqué, « nous ne nous contentons pas de réduire la taille des transistors : nous réinventons la façon dont les puces sont construites, pour fournir plus de puissance et d'efficacité énergétique d'une manière radicalement nouvelle ».
L'architecture NanoStack et les transistors 3D empilés
Le cœur de l’innovation réside dans un changement radical de géométrie. Au lieu de réduire davantage les dimensions horizontales des transistors – une voie désormais presque bloquée par les lois de la physique – IBM les a fait empiler et empiler verticalementconstruire une structure en couches tridimensionnelle. Le professeur Alan Woodward de l'Université de Surrey a utilisé une bonne analogie : c'est comme passer de la construction de maisons individuelles à la conception d'un gratte-ciel de 100 étages, alors que les concurrents les plus proches, comme Samsung et Intel avec leurs approches 3D, s'arrêtent entre 30 et 50 étages.
IBM a déjà validé cette architecture avec des inverseurs CMOS fonctionnels. Ce n'est pas seulement de la théorie : les circuits de base fonctionnent.
Avancées techniques et données de performances
Les chiffres qu'IBM apporte en faveur de la technologie des puces inférieures à 1 nm sont concrets et mesurés en laboratoire.
Densité et taille des transistors
Presque 100 milliards de transistors dans un espace comparable à un ongle. Pour donner une comparaison : les puces les plus avancées actuellement disponibles en contiennent une fraction. L'augmentation de la densité n'est pas marginale : il s'agit d'un saut d'un ordre de grandeur dans la capacité de calcul par unité de surface.
Augmentation des performances et de l’efficacité énergétique
Par rapport au nœud IBM 2 nm, la puce 0,7 nm offre deux scénarios d'utilisation alternatifs : jusqu'à 50% de performances en plus tout en conservant la même consommation d'énergie, soit jusqu'à 70% d'économie d'énergie tout en conservant les mêmes performances. Cette flexibilité est cruciale pour les concepteurs de centres de données et de systèmes d’IA, où le coût de l’énergie est devenu l’une des principales contraintes opérationnelles.
L’explosion de la demande en IA générative a fait de la consommation électrique des puces un problème industriel et infrastructurel majeur. Des puces qui font le même travail avec 70 % d’énergie en moins pourraient alléger considérablement la pression sur les réseaux électriques et les systèmes de refroidissement des centres de données.
Évolutivité SRAM pour les charges IA
IBM a démontré une évolutivité de 40 % de la mémoire SRAM sur puce, la mémoire rapide qui alimente les processus intensifs en calcul typiques de l'intelligence artificielle. Cela est particulièrement pertinent pour les charges de travail d'inférence et de formation sur de grands modèles de langage, où la latence d'accès à la mémoire constitue souvent le principal goulot d'étranglement.
Développement, perspectives de production et collaboration industrielle
Le projet est développé à Albany, New York, dans un centre de recherche de pointe qui hébergera bientôt un système de lithographie ASML High-NA EUV – la machine d'impression la plus précise disponible aujourd'hui, indispensable pour graver des circuits à ces échelles atomiques.
Délais de production et partenaires industriels
IBM est explicite : il s'agit d'un objectif de recherche et non d'un produit commercial. La société estime que la production commerciale pourrait avoir lieu d’ici cinq ans, à condition que l’approche NanoStack s’avère industriellement évolutive et qu’aucun concurrent n’atteigne ce point de développement en premier.
Trois grands noms de l'industrie des semi-conducteurs soutiennent le développement des processus de production : Lam Research, Tokyo Electron et SCREEN Semiconductor Solutions. L’implication de ces partenaires n’a rien de décoratif : sans procédés de dépôt de matériaux et de traitement adaptés à l’échelle sub-nm, même la meilleure architecture reste un prototype de laboratoire.
Il y a un élément stratégique qui rend cette course particulièrement tendue. La feuille de route NanoStack d'IBM prévoit au moins une autre décennie de mise à l'échelle inférieure à 1 nm. Si cela se confirmait, la loi de Moore, que l'on croyait morte depuis des années, aurait encore une saison devant elle, pourtant écrite avec des règles architecturales complètement différentes de celles qui ont dominé les cinquante dernières années de la microélectronique.
Comment cette promesse résistera-t-elle aux véritables défis d'ingénierie – gestion de la chaleur dans les couches empilées, tendance des transistors à ne pas s'éteindre correctement lorsque les couches sont trop fines, disponibilité réelle des outils de lithographie – est la question que l'industrie se posera dans les années à venir, en observant les prochaines étapes de fabrication d'IBM.
FAQ
Quelle est l'importance de la puce IBM de 0,7 nanomètre ?
Il s'agit de la première technologie de puce inférieure à 1 nm au monde. Grâce à l'architecture NanoStack à transistors empilés en 3D, il permet une densité de transistors et une efficacité énergétique considérablement supérieures à celles des normes actuelles.
En quoi l’architecture NanoStack diffère-t-elle des conceptions traditionnelles ?
Au lieu de réduire la taille des transistors sur un plan horizontal, IBM les empile et les phase verticalement en couches tridimensionnelles, augmentant ainsi la densité de calcul sans avoir à réduire davantage les structures latérales.
Quelles améliorations de performances la nouvelle puce offre-t-elle par rapport aux puces de 2 nm ?
La puce 0,7 nm offre des performances jusqu'à 50 % supérieures ou, alternativement, jusqu'à 70 % d'efficacité énergétique en plus par rapport au prédécesseur 2 nm d'IBM.
Quand la puce sub-1 nm d’IBM pourrait-elle être produite commercialement ?
IBM estime que la production commerciale pourrait avoir lieu d'ici cinq ans, à condition que la technologie s'avère évolutive et reste compétitive par rapport aux développements de ses concurrents.
Contenu créé avec l’aide de l’intelligence artificielle et de la révision éditoriale humaine.
Voir l’article original en italien
